Verschil tussen RISC en CISC
Inhoud
RISC en CISC zijn de karakteriseringen van computerinstructiesets die deel uitmaken van computerarchitectuur; ze verschillen in complexiteit, instructie- en gegevensindelingen, adresseringsmodi, registers, opcode-specificaties en stroomregelmechanismen, enz.
Wanneer een machine is geprogrammeerd, gebruikt de programmeur enkele specifieke primitieve commando's of machine-instructies, deze worden in het algemeen de instructieset van een computer genoemd.
- Vergelijkingstabel
- Definitie
- Belangrijkste verschillen
- Gevolgtrekking
Vergelijkingstabel
| Basis voor vergelijking | RISC | CISC |
|---|---|---|
| Nadruk op | Software | Hardware |
| Inclusief | Enkele klok | Multi-klok |
| Instructie-set grootte | Klein | Groot |
| Instructie formaten | vast (32-bit) formaat | Verschillende formaten (16-64 bits per instructie). |
| Gebruikte adresseringswijzen | Beperkt tot 3-5 | 12-24 |
| Algemene registers gebruikt | 32-192 | 8-24 |
| Geheugen gevolgtrekkingen | Registreren om te registreren | Geheugen naar geheugen |
| Cache-ontwerp | Split data cache en instructie cache. | Uniforme cache voor instructies en gegevens. |
| Kloksnelheid | 50-150 MHz | 33-50 MHz |
| Cycli per instructie | Enkele cyclus voor alle instructies en een gemiddelde CPI <1,5. | CPI tussen 2 en 15. |
| CPU-besturing | Bedraad zonder besturingsgeheugen. | Microgecodeerd met behulp van besturingsgeheugen (ROM). |
Definitie van RISC
Gereduceerde instructiesetcomputers (RISC) instructiesets bevatten doorgaans minder dan 100 instructies en gebruiken een vast instructieformaat (32 bits). Het gebruikt enkele eenvoudige adresseringswijzen. Op register gebaseerde instructies worden gebruikt, wat betekent dat het register voor het registratiemechanisme wordt gebruikt. LOAD / STORE zijn de enige onafhankelijke instructies voor toegang tot geheugen.
Om de snelheid van con-switching te verbeteren, wordt een groot registerbestand gebruikt. De eenvoud van instructiesets resulteerde in de implementatie van hele processors op een enkele VLSI-chip. De extra voordelen zijn hogere kloksnelheid, lagere CPI die hoge MIPS-ratings voor beschikbare RISC / superscalar-processors bepalen.
Definitie van CISC
Complexe instructiesetcomputers (CISC) instructieset bevat ongeveer 120 tot 350 instructies. Het maakt gebruik van variabele instructie / gegevensformaten maar een kleine set algemene registers, d.w.z. 8-24. De reden voor grote instructiesets is het gebruik van instructies in variabele indeling. Een groot aantal geheugenreferentiebewerkingen wordt uitgevoerd met behulp van een enorm aantal adresseringsmodi.
CISC-architectuur maakt rechtstreeks gebruik van de HLL-instructies in hardware / firmware. Unified cache wordt gebruikt in de traditionele CISC-architectuur die zowel gegevens als instructies bevat en het gemeenschappelijke pad gebruikt.
- In RISC is de grootte van de instructieset klein, terwijl in CISC de grootte van de instructieset groot is.
- RISC gebruikt een vast formaat (32 bits) en meestal op register gebaseerde instructies, terwijl CISC variabel formaat varieert van 16-64 bits per instructie.
- RISC gebruikt een enkele klok en een beperkte adresseringsmodus (d.w.z. 3-5). Aan de andere kant gebruikt CISC 12 tot 24 adresseringsmodi met meerdere klokken.
- Het aantal registers voor algemene doeleinden dat RISC gebruikt, varieert van 32-192. Integendeel, CISC-architectuur maakt gebruik van 8-24 GPR's.
- Register-naar-register geheugenmechanisme wordt gebruikt in RISC met onafhankelijke LOAD- en STORE-instructies. CISC gebruikt daarentegen geheugen-naar-geheugenmechanisme voor het uitvoeren van bewerkingen, bovendien opgenomen LOAD- en STORE-instructies.
- RISC heeft een gedeeld gegevens- en instructiecache-ontwerp. In tegenstelling tot, gebruikt CISC uniforme cache voor gegevens en instructies, hoewel de nieuwste ontwerpen ook split caches gebruiken.
- Het grootste deel van de CPU-besturing in RISC is bedraad zonder besturingsgeheugen. Omgekeerd is CISC microgecodeerd en gebruikt het besturingsgeheugen (ROM), maar moderne CISC maakt ook gebruik van bedrade bediening.
Gevolgtrekking
CISC-instructies zijn complex en hebben de neiging langzamer te zijn dan RISC, maar gebruiken minder cycli met minder instructies.
